Технологія DDR SDRAM: рішення і перспективи
Технологія синхронної динамічної пам'яті Double Data Rate об'єднує кілька поколінь, які ведуть свій початок від DDR SDRAM . І хоча її час минув, характеристики родоначальника будуть хорошим фоном для оцінки нинішніх досягнень і, головне, - перспектив.
В силу історичних причин платформи з багатоканальним доступом до ОЗУ, набули широкого поширення з появою DDR-пам'яті, хоча протиріччя між класичною SDRAM і многоканальностью немає. Наслідком з цього, здавалося б, незначного факту є спадкоємність поколінь Double Data Rate, реалізованих у вигляді DIMM-модулів з 64-бітної шиною даних.
Загальним для планок пам'яті з підтримкою DDR є також один-єдиний захисний «зуб» (нагадаємо, що модулі SDRAM містили два вирізи). Причина цього цілком очевидна - економія місця для все зростаючої кількості контактних майданчиків. Форм-фактор адже для всіх DIMM-модулів залишився колишнім - 133,35 міліметра. До речі сказати, SODIMM-модулі для мобільних платформ такою стабільністю похвалитися не можуть.
Всі модулі з технологією DDR випускаються як в буферизованому регістровому, так і в небуферізірованном виконанні. Існують також реалізації пам'яті з корекцією помилок (ECC). Обов'язковий елемент - конфігураційний чіп SPD. Оверклокерські платформи дозволяють застосовувати установки користувача, частково ігноруючи SPD. DIMM-модулі для ентузіастів підтримують так звані оверклокерские профілі, що дозволяють розгін відповідно до рекомендацій виробника пам'яті. Найважливішими параметрами в цьому контексті є частоти, таймінги і живлять напруги.
Рис 1. Зведена таблиця порівняльних характеристик модулів пам'яті DDR ... DDR4
На цьому схожість реалізацій синхронної динамічної пам'яті з першим поколінням технології Double Data Rate закінчується, поступаючись місцем істотних відмінностей, що формує власне обличчя кожного DDR-покоління.
буфер передвибірки
Найбільш складний архітектурний трюк реалізований у вигляді буфера передвибірки (в технічній літературі - Prefetch Buffer). У популярних оглядах іноді зустрічається месидж про те, що ця кількість біт, одночасно доступних за тактується сигналу контролера пам'яті.
Насправді ж 2-х, 4-х або 8-бітний буфер передвибірки в контексті інтерфейсу SDRAM відображає співвідношення розрядностей зовнішньої і внутрішньої шини даних мікросхеми пам'яті. Наприклад, якщо кожен біт зовнішньої шини обслуговується 8 лініями внутрішньої (8N-Prefetch), то мікросхема пам'яті може швидко прийняти або передати пакет з 8 біт, оскільки для вибору кожного біта в межах такого пакета потрібно тільки внутрічіповая комутація без операцій з пам'ятною матрицею. У цьому випадку за один цикл звернення до DDR3 / DDR4 дійсно можна отримати 8 біт, але вже точно це станеться не за один такт, навіть в разі операцій по обидва фронтах синхроимпульса.
Рис 2. Зростання продуктивності ОЗУ на тлі зниження рівнів напруг живлення
Найпростіше фізику процесу проілюструвати на прикладі кінотеатру. Його пропускну здатність можна збільшити тільки за рахунок подвоєння місць в кінозалі, за умови, що спочатку ряди стояли нещільно. Для своєчасної продажу квитків в кожну касу потрібно буде посадити за два касири. Отже, якщо кількість глядачів, що входять в кінотеатр за одиницю часу збільшилася вдвічі, можна говорити про ефективне використання 2N-Prefetch буфера.
Отримавши економічний ефект від такої затії, власник кінотеатру вирішується на будівництво нової будівлі, в якому буде вже два кінозали і в два рази більше кас, в кожній з яких резервується місце для двох касирів. Це модель DDR2 SDRAM з задіяним 4N-Prefetch буфером.
Очевидно, тенденцію можна продовжувати, збільшуючи кількість кінозалів, кас і касирів, а значить і зростання відвідуваності - кількість глядачів, що обслуговуються за одиницю часу (пропускну здатність). Але при цьому тривалість сеансу (латентність) залежить від тривалості фільму, а тому є консервативним параметром, радикально змінити який в існуючих реаліях неможливо. Точно так само, як неможливо подолати технологічні обмеження швидкодії DRAM.
Хоча аналогію з кінотеатром, яка була б одночасно бездоганна як з точки зору топології, так і з точки зору впливу на швидкість, підібрати складно, але вісім касирів досить точно відповідають призначенню буфера передвибірки 8N-Prefetch. Кінозали в нашому прикладі символізують банки пам'яті у внутрішній структурі мікросхеми DDR SDRAM.
Про банки і ранги пам'яті DDR SDRAM
Очевидно, що кількість внутрішніх банків має відповідати розмірності буфера передвибірки, інакше всі технологічні хитрощі втрачають практичний сенс. У зведеній таблиці (Рис 1.) ми бачимо, що і DDR, і DDR2 мали двократний запас, а пам'ять DDR3 досягла порогу насичення в цій частині, програвши DDR4. Дотримуючись наведеної вище аналогії, цьому відповідає створення нових кінозалів, коли вичерпані всі можливості по ущільненню рядів.
Рис 3. Спосіб організації многорангових (одно- і двосторонніх) модулів пам'яті DDR SDRAM
Разом з тим, завдяки переходу на нові техпроцеси щільність упаковки елементарних осередків «транзистор-конденсатор» зростає. Крім того, на одному DIMM-модулі можна розмістити більше запам'ятовуючих мікросхем. Їх використання обмежене розрядністю 64-бітної шини даних, але з цим якраз проблем немає - вихід з положення давно знайдений. Його суть - в многоранговой пам'яті (тепер у нас в одному місці кілька кінотеатрів, кожен з яких складається з декількох залів).
Про термінації
Важливим фактором стабільності DDR-пам'яті в умовах постійного зниження робочої напруги є визначеність логічних рівнів в сигнальних ланцюгах. Вирішення цього завдання делеговано схемами електричної термінації сигналів. Якщо перше покоління DDR SDRAM передбачає наявність терминирующего резисторів підтяжки на системній платі, починаючи з DDR2 такі вже переміщаються на модулі пам'яті, а точніше - в самі чіпи.
Рис 4. Погоджують резисторні збірки на платі DIMM-модуля синхронної динамічної пам'яті з технологією Double Data Rate включаються послідовно з лініями шини даних, тактирования і управління
З зведеної таблиці характеристик (Рис 1.) слід, що в найсучаснішою DDR4-пам'яті метод термінації істотно переосмислений і замість VTT використовується VDDQ, що дозволило дещо знизити середній струм, споживаний мікросхемами пам'яті.
Про продуктивності
Найкраще уявлення про реальний стан справ дає порівняльна діаграма тактових частот, задіяних в роботі всіх поколінь синхронної динамічної пам'яті з технологією Double Data Rate.
Рис 5. Зведена діаграма внутрішніх частот тактирования пам'ятною матриці DDR ... DDR4
(дискретність зміни - 33 МГц)
Найкращі результати (очікувано) у DDR4, що пропонує модулі пам'яті з тактовою частотою від 200 до 400 МГц. Частота шини для них становить (з урахуванням буфера передвибірки) від 800 МГц до 1,6 ГГц, а ефективна швидкість передачі даних, завдяки Double Data Rate, ще й подвоюється - від 1600 до 3200 транзакцій в секунду.
Рис 6. Динаміка зростання продуктивності DDR-пам'яті
Синхронна динамічна пам'ять з технологією Double Data Rate демонструє вражаючий ріст продуктивності. Разом з цим накопичуються і негативні тенденції - зростання затримок в роботі DDR SDRAM. Адже час, необхідне для читання або запису комірки пам'яті визначається не тільки частотою тактирования (тактовим періодом), але і кількістю тактів витрачених на виконання операції, включаючи наростаючі такти затримки. Один з найбільш показових таймингов CAS Latency в процесі еволюції збільшився, як мінімум, в п'ять разів, втративши індикативний статус привабливості пам'яті.